Przejdź do głównej zawartości
Polski (pl)
Azərbaycanca (az)
English (en)
Français (fr)
Lietuvių (lt)
Polski (pl)
Türkçe (tr)
Русский (ru)
Українська (uk)
ქართული (ka)
العربية (ar)
Zaloguj
Проєктування інтегральних схем мовою Verilog
Kursy
НАВЧАЛЬНО-ВИХОВНІ ПІДРОЗДІЛИ
Базова структура (м.Київ)
ІНСТИТУТ КОМП'ЮТЕРНИХ ТЕХНОЛОГІЙ
НАПРЯМОК КІБЕРБЕЗПЕКА
FPGA Verilog
Opcje zapisów
Opcje zapisów
Проєктування інтегральних схем мовою Verilog
1-й семестр
:
Nie
2-й семестр
:
Nie
Goście nie mają prawa dostępu do tego kursu. Proszę się zalogować.
Kontynuuj