Перейти до головного вмісту
Українська (uk)
Azərbaycanca (az)
English (en)
Français (fr)
Lietuvių (lt)
Polski (pl)
Türkçe (tr)
Русский (ru)
Українська (uk)
ქართული (ka)
العربية (ar)
Вхід
Проєктування інтегральних схем мовою Verilog
Курси
НАВЧАЛЬНО-ВИХОВНІ ПІДРОЗДІЛИ
Базова структура (м.Київ)
ІНСТИТУТ КОМП'ЮТЕРНИХ ТЕХНОЛОГІЙ
НАПРЯМОК КІБЕРБЕЗПЕКА
FPGA Verilog
Параметри запису
Параметри запису
Проєктування інтегральних схем мовою Verilog
1-й семестр
:
Ні
2-й семестр
:
Ні
Гості не мають доступу до цього курсу. Зареєструйтеся і зайдіть, будь ласка, знову.
Продовжити