Перейти к основному содержанию
Русский (ru)
Azərbaycanca (az)
English (en)
Français (fr)
Lietuvių (lt)
Polski (pl)
Türkçe (tr)
Русский (ru)
Українська (uk)
ქართული (ka)
العربية (ar)
Вход
Проєктування інтегральних схем мовою Verilog
Курсы
НАВЧАЛЬНО-ВИХОВНІ ПІДРОЗДІЛИ
Базова структура (м.Київ)
ІНСТИТУТ КОМП'ЮТЕРНИХ ТЕХНОЛОГІЙ
НАПРЯМОК КІБЕРБЕЗПЕКА
FPGA Verilog
Настройка зачисления на курс
Настройка зачисления на курс
Проєктування інтегральних схем мовою Verilog
1-й семестр
:
Нет
2-й семестр
:
Нет
Гости не имеют доступа к этому курсу. Войдите в систему.
Продолжить